Laboratorio 4

Dina Maritza Gómez Díaz
maritza_diaz1118@hotmail.com
Pedro Javier Gutiérrez Pinzón
peter_9310@hotmail.com




DESCRIPCION DEL LABORATORIO:

Consiste en elaborar una serie de programas que permitan visualizar a la salida en un display de 16 segmentos la siguiente serie de letras y números: pedro javier gutierrez pinzon dina maritza gomez diaz ecci 2014. Luego de finalizar esta serie el display deberá iniciar en la letra p y de igual manera debe iniciarse en esta letra cuando oprimamos el pulsador Reset tomado de la FPGA.

Para hacer esto realizamos 5 programas en VHDL:
1. RELOJ: Genera una frecuencia de 1Hz que nos permite ver letra a letra en el display.
2. CONTADOR: Tomando la frecuencia del reloj inicia un conteo de 0 a 54, siendo 54 el numero de caracteres de nuestra serie de letras y números. Reinicia en 0 luego del numero 54 e igualmente en 0 con el pulsador Reset en 1.
3. MEMORIA: Asignamos en cada posición que el contador genera, una serie de 8 bits que sera la posición de la letra que queremos se guarde en esta memoria para luego mostrarla a medida que el contador aumenta su conteo y por lo tanto cambiara la combinación o letra que aparecerá en el display.
4. SERIEPARALELO: Este nos permite tomar el vector de 8 bits de la salida de MEMORIA e independiza cada una de las salidas para enviarlas como entrada al siguiente programa llamado DECO.
5. DECO: Este toma las salidas de SERIEPARALELO como entradas y de acuerdo a una tabla anteriormente establecida, realiza las funciones correspondientes para generar la conversión hacia el display, finalmente tenemos una salida de 16 bits que serán conectadas al display de 16 segmentos.

Laboratorio 1

Dina Maritza Gómez Díaz

maritza_diaz1118@hotmail.com

Pedro Javier Gutiérrez Pinzón

peter_9310@hotmail.com

            Asignatura Dirigida por:

                                                                                 José Eduin Culma Caviedes

Tecnólogos en Electrónica Industrial desde el año 2013, hemos realizado un Seminario en Domótica, haciendo como proyecto un Detector de intrusos aplicado a una casa a escala. Pedro Gutiérrez es trabajador en la empresa Central SAS como Técnico Electro-mecánico, encargado de los mantenimientos y reparaciones de monta cargas eléctricos y de combustión que esta empresa provee y alquila. Dina Gómez Díaz es trabajadora de la empresa Estilo Ingeniería como Técnica de Mantenimiento encargada de los mantenimientos preventivos necesarios para los ascensores que esta empresa vende a diferentes oficinas y residencias.

LABORATORIO 1:

DESCRIPCION DEL LABORATORIO:

Este laboratorio se basa en la creación del código que permitirá hacer un conversor en la tarjea FPGA spartan 3E. Este conversor posee 4 entradas que permiten hacer la combinación en binario para visualizar en los cuatro display de 7 segmentos de la FPGA, los números del 0 al 9.

Dina Maritza Gómez Díaz    

Pedro Javier Gutiérrez Pinzón

Sistemas Digitales 2

Laboratorio 3

DESCRIPCION DEL LABORATORIO:

Este laboratorio consiste en la creación de una memoria que permita almacenar X datos (1’s y 0’s) que serán vistos a través de los led’s de la FPGA, cada combinación de 4 bits puesta en 4 switch (entradas) de la fpga permitirá visualizar el dato guardado en esta combinación por medio de los led’s (salidas), como en la siguiente tabla:

ABCD	COMBACION SALIDA
0000	00000001
0001	00000010
0010	00000100
0011	00011000
0100	01100100
0101	11100000
0110	11110010
0111	11110000
1000	11110010
1001	11110000
1010	11110001
1011	11000000
1100	11110001
1101	11110011
1110	10110000
1111	11011110

Inicialmente se crea un firmware (reloj) que corresponde a un código que permite crear un reloj a partir del reloj interno de la FPGA. Como segundo código tenemos a CONTADOR que permite al programa total ingresar el firmware RELOJ para generar flancos de subida que permiten iniciar el conteo de 0000 a 1111 e iniciarlo en 0000 cuando se oprima el botón establecido en la FPGA como reset y/o cuando haya cumplido su conteo única y exclusivamente hasta 1111. El siguiente firmware MEMORIA permite un arreglo de 0 a 2^4-1 (15) bits, siendo 16 la cantidad de datos a guardar. A este vector que llamaremos ROM (7:0) será la salida que irá dirigida a los led’s de la FPGA; para seleccionar el dato deseado es necesario hacer una combinación de 4 bits como se mostró en la tabla de la parte superior, cada dato guardara una combinación de 1’a y 0’s de 8 bits:

DATO ROM (7:0) SALIDA	COMBINACION 4 BITS ENTRADA
0 -   00000001	0000
1 -  00000010	0001
2 -   00000100	0010
3 -   00011000	0011
4 -   01100100	0100
5 -   11100000	0101
6 -   11110010	0110
7 -   11110000	0111
8 -   11110010	1000
9 -   11110000	1001
10 -   11110001	1010
11 -   11000000	1011
12 -   11110001	1100
13 -   11110011	1101
14 -   10110000	1110
15 -   11011110	1111

Dina Maritza Gómez Díaz    

Pedro Javier Gutiérrez Pinzón

Sistemas Digitales 2

Laboratorio 2

DESCRIPCION DEL LABORATORIO:

Este laboratorio consiste en la implementación de un programa que permita visualizar en un display de 16 segmentos las letras del alfabeto y los números del 0 al 9. Esto es realizado con un firmware llamado contador que permite utilizar el reloj interno de la FPGA para hacer el conteo hasta el número 37, que es la cantidad suficiente para mostrar los caracteres y números deseados, este contador “trunca” su conteo hasta este número para evitar que se realicen las 2˄5 combinaciones, puesto que no son necesarias, y permite que las combinaciones a la salida cambien automáticamente. Un segundo firmware, conversor alfa-numérico, es el que permite ver los números y letras en el display con cada flanco de subida que el contador realizar cada vez durante un tiempo indeterminado. El contador posee un reset que pertenece a uno de switch de la FPGA que reinicializa los valores a  0 y permite visualizar la letra A como la inicial.