Dina Maritza Gómez Díaz    

Pedro Javier Gutiérrez Pinzón

Sistemas Digitales 2

Laboratorio 3

DESCRIPCION DEL LABORATORIO:

Este laboratorio consiste en la creación de una memoria que permita almacenar X datos (1’s y 0’s) que serán vistos a través de los led’s de la FPGA, cada combinación de 4 bits puesta en 4 switch (entradas) de la fpga permitirá visualizar el dato guardado en esta combinación por medio de los led’s (salidas), como en la siguiente tabla:

ABCD	COMBACION SALIDA
0000	00000001
0001	00000010
0010	00000100
0011	00011000
0100	01100100
0101	11100000
0110	11110010
0111	11110000
1000	11110010
1001	11110000
1010	11110001
1011	11000000
1100	11110001
1101	11110011
1110	10110000
1111	11011110

Inicialmente se crea un firmware (reloj) que corresponde a un código que permite crear un reloj a partir del reloj interno de la FPGA. Como segundo código tenemos a CONTADOR que permite al programa total ingresar el firmware RELOJ para generar flancos de subida que permiten iniciar el conteo de 0000 a 1111 e iniciarlo en 0000 cuando se oprima el botón establecido en la FPGA como reset y/o cuando haya cumplido su conteo única y exclusivamente hasta 1111. El siguiente firmware MEMORIA permite un arreglo de 0 a 2^4-1 (15) bits, siendo 16 la cantidad de datos a guardar. A este vector que llamaremos ROM (7:0) será la salida que irá dirigida a los led’s de la FPGA; para seleccionar el dato deseado es necesario hacer una combinación de 4 bits como se mostró en la tabla de la parte superior, cada dato guardara una combinación de 1’a y 0’s de 8 bits:

DATO ROM (7:0) SALIDA	COMBINACION 4 BITS ENTRADA
0 -   00000001	0000
1 -  00000010	0001
2 -   00000100	0010
3 -   00011000	0011
4 -   01100100	0100
5 -   11100000	0101
6 -   11110010	0110
7 -   11110000	0111
8 -   11110010	1000
9 -   11110000	1001
10 -   11110001	1010
11 -   11000000	1011
12 -   11110001	1100
13 -   11110011	1101
14 -   10110000	1110
15 -   11011110	1111